IEEE802.11a下Viterbi译码器仿真与实现

• 作者: 付丽娟 付佃华 肖宛昂
• 来源期刊: 科技与创新
• 关键词: 维特比 判决方式 回溯长度 全并行 基四算法
• 年，卷（期）: 2008,（24）
• 所属期刊栏目: 软件时空
• 页码范围: 242-244,168
• 页数: 4页
• 分类号: TN911
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.24.097

摘要

针对IEEE802.11a协议物理层高速卷积码解码器最高54M速率的需求,设计了高速Viterbi译码器.首先提出一种新型基四的Viterbi译码算法,采用大量存储器代替运算逻辑单元,提高速度;同时对回溯算法也作了改进,使用IP核双口RAM完成高速回溯.接着通过算法仿真完成算法的验证,采用优化的硬件实现方案,以64路全并行结构完成了高速基四算法的Viterbi译码器的设计,并将该设计应用到实际工程中.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	肖宛昂		1	1	1.0	1.0
2	付丽娟	桂林电子科技大学信息与通信学院	3	10	2.0	3.0