高速VITERBI译码器的研究与设计

• 作者: 何文浩 李庆 李选中 江汉红
• 来源期刊: 微电子学与计算机
• 关键词: Viterbi译码器 进位保存算法 加-比-选 高速
• 年，卷（期）: 2009,（1）
• 页码范围: 109-112,117
• 页数: 5页
• 分类号: TP302.2
• 语种: 中文

摘要

设计了一个高速(2,1,6)Viterbi译码器,通过采用并行基-4结构和比特级进位保存算法(Carry-Save Arith-metic),改进了Viterbi算法中加-比-选单元(Add-Gmapare-Sdect Unit)的结构,消除传统行波进位加法(Ripple-CarryAdder)结构中的进位链,缩减了Viterbi译码器的关键路径,从而提高译码速度,可用在中、高速数字通信的不同应用场合中.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	江汉红	海军工程大学电气工程系	68	490	11.0	19.0
2	李庆	武汉理工大学信息工程学院	40	453	9.0	20.0
3	李选中	武汉理工大学信息工程学院	1	4	1.0	1.0
4	何文浩	武汉理工大学信息工程学院	1	4	1.0	1.0