原文服务方: 微电子学与计算机       
摘要:
针对高速Viterbi译码器的高速,低延迟,低电路复杂度的要求,在分段执行的Hybrid Trace Forward方法的基础上,提出了一种新的幸存路径管理模块(SMU)结构-固定段长的结构.对于(m,n,k)的Viterbi译码器,约束长度为k,则固定段长为k-1,既节省了存储空间,又消除了回溯过程,从而降低了延迟时间和电路复杂度.文中设计了一个(2,1,7)Viterbi译码器的SMU模块,采用固定长度为6的结构.相比于传统的分段执行的Hybrid TraceForward结构,译码延迟减小了17%,输出数据间隔减小了33%,并且省去了存储器的使用.
推荐文章
一种高速Viterbi译码器的优化设计及Verilog实现
维特比(vitebi)译码器
分支度量
加比选单元
幸存路径存储器
寄存器交换法
高速VITERBI译码器的研究与设计
Viterbi译码器
进位保存算法
加-比-选
高速
一种基于FPGA的Viterbi译码器优化算法
卷积码
Viterbi算法
优化算法
现场可编程门阵列
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种高速Viterbi译码器幸存路径管理模块的改进结构
来源期刊 微电子学与计算机 学科
关键词 混合式前向追踪 延迟时间 固定段长 回溯
年,卷(期) 2007,(8) 所属期刊栏目
研究方向 页码范围 99-101,105
页数 4页 分类号 TN4
字数 语种 中文
DOI 10.3969/j.issn.1000-7180.2007.08.030
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 赖宗声 华东师范大学微电子电路与系统研究所 136 779 13.0 18.0
2 李小进 华东师范大学微电子电路与系统研究所 32 83 5.0 7.0
3 李成诗 华东师范大学微电子电路与系统研究所 6 68 3.0 6.0
4 陈亦灏 华东师范大学微电子电路与系统研究所 6 25 4.0 4.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (1)
共引文献  (9)
参考文献  (1)
节点文献
引证文献  (4)
同被引文献  (1)
二级引证文献  (3)
1993(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2007(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2008(2)
  • 引证文献(2)
  • 二级引证文献(0)
2009(2)
  • 引证文献(2)
  • 二级引证文献(0)
2010(1)
  • 引证文献(0)
  • 二级引证文献(1)
2012(1)
  • 引证文献(0)
  • 二级引证文献(1)
2019(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
混合式前向追踪
延迟时间
固定段长
回溯
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导