原文服务方: 微电子学与计算机       
摘要:
根据现代通信系统对自适应性和低功耗的要求,设计了一种自适应的Viterbi译码器,通过设计可重构的幸存路径存储管理单元(SMU),译码器可以根据不同调制方式自适应地选择回溯深度,并通过简化分支度量运算,降低了Viterbi算法中分支度量单元(BMU)和加-比-选单元(ACSU)的复杂度.经FPGA仿真结果表明,该算法性能满足自适应要求,且占用硬件资源低,可降低功耗14%左右,可用于含多速率多调制方式的移动通信系统.
推荐文章
一种高速Viterbi译码器幸存路径管理模块的改进结构
混合式前向追踪
延迟时间
固定段长
回溯
Viterbi译码器的FPGA设计实现与优化
Viterbi译码器
FPGA
ACS模块
高速VITERBI译码器的研究与设计
Viterbi译码器
进位保存算法
加-比-选
高速
基于FPGA的高性能Viterbi译码器的设计与实现
FPGA
Viterbi译码器
幸存路径
改进的寄存器交换法
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 可重构幸存路径管理Viterbi译码器的研究与设计
来源期刊 微电子学与计算机 学科
关键词 Viterbi译码器 可重构 低功耗
年,卷(期) 2011,(2) 所属期刊栏目
研究方向 页码范围 20-22,27
页数 分类号 TN4
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 张科峰 华中科技大学电子科学与技术系 31 146 6.0 10.0
2 张维津 华中科技大学电子科学与技术系 1 3 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (9)
共引文献  (2)
参考文献  (3)
节点文献
引证文献  (3)
同被引文献  (3)
二级引证文献  (0)
1971(1)
  • 参考文献(0)
  • 二级参考文献(1)
1989(1)
  • 参考文献(0)
  • 二级参考文献(1)
1990(1)
  • 参考文献(0)
  • 二级参考文献(1)
1991(1)
  • 参考文献(0)
  • 二级参考文献(1)
1992(2)
  • 参考文献(0)
  • 二级参考文献(2)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(2)
  • 参考文献(0)
  • 二级参考文献(2)
2007(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2009(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2011(1)
  • 引证文献(1)
  • 二级引证文献(0)
2013(1)
  • 引证文献(1)
  • 二级引证文献(0)
2016(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
Viterbi译码器
可重构
低功耗
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导