基于FPGA的高性能Viterbi译码器的设计

• 作者: 张岩 邱磊
• 来源期刊: 微电子学与计算机
• 关键词: 卷积码 Viterbi 加比选单元 FPGA
• 年，卷（期）: 2010,（7）
• 页码范围: 246-249
• 分类号: TN4
• 语种: 中文

摘要

卷积码的Viterbi译码算法已经被广泛地应用到通信和信号处理的各个领域.为了兼顾性能和面积,文中设计的(2,1,7)卷积码的Viterbi译码器采用串并结合的方式,对译码器的核心部分加比选单元作出了较大改进,在性能和资源的占用等方面较传统的译码器有了较大改善.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张岩	哈尔滨工业大学深圳研究生院	81	496	11.0	20.0
2	邱磊	哈尔滨工业大学深圳研究生院	1	9	1.0	1.0