LTE中卷积码的译码器设计与FPGA实现

• 作者: 李冬冬
• 来源期刊: 现代电子技术
• 关键词: LTE Tail-biting卷积码 维特比译码算法 固定延迟译码 FPGA
• 年，卷（期）: 2011,（13）
• 所属期刊栏目: 无线通信
• 页码范围: 46-48,52
• 分类号: TN919.3-34
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2011.13.014

摘要

基于长期演进(LTE)的Tail-biting卷积码,介绍了维特比译码算法,它是一种最优的卷积码译码算法.由于Tail-biting卷积码的循环特性,采用固定延迟译码的方法,降低了译码复杂度.通过使用全并行的结构及简单的回溯存储方法,设计了一个具有高速和低复杂度的固定延迟译码器.在FPGA上实现并验证,验证结果表明译码器的性能满足了LTE系统的要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李冬冬	北京工业大学北京市嵌入式系统重点实验室	1	2	1.0	1.0