一种提高同时多线程VLIW处理器中取指单元吞吐率的方法

• 作者: 万江华 陈书明
• 来源期刊: 计算机工程与科学
• 学科: 工学
• 关键词: 同时多线程 超长指令字 cache冲突 取指 无效地址
• 年，卷（期）: 2007,（6）
• 所属期刊栏目: 微电子技术
• 页码范围: 97-101
• 页数: 5页
• 分类号: TP363
• 字数: 4720字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-130X.2007.06.030

摘要

在同时多线程处理器中,提高取指单元的吞吐率意味着各线程之间的Cache竞争更加激烈,而这种竞争又制约着取指单元吞吐率的提高.本文针对当前超长指令字体系结构的新特点,提出了一种同时提高取指单元和处理器吞吐率的方法.该方法通过尽可能早地作废取指流水线中的无效地址,减少了由无效取指导致的程序Cache冲突,也提高了整个处理器的性能.实验结果表明,该方法使处理器和取指单元的吞吐率均相对提高了12%～23%,而一级程序Cache的失效率则略微增加甚至降低.另外,它还能够减少10%～25%的一级程序Cache读访问,从而降低了处理器的功耗.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈书明	国防科技大学计算机学院	65	467	11.0	18.0
2	万江华	国防科技大学计算机学院	8	124	5.0	8.0