一种小面积的高吞吐率AES协处理器设计

• 作者: 王海洋 陈弘毅
• 来源期刊: 微电子学与计算机
• 关键词: 高级加密标准 协处理器 可编程 密钥调度 工作模式
• 年，卷（期）: 2009,（6）
• 页码范围: 12-16
• 页数: 5页
• 分类号: TN402
• 语种: 中文

摘要

提出了一种AES协处理器的结构设计,加解密部分采用加解密复用的单个轮函数迭代的无流水线结构,内含的密钥调度电路可进行128、192与256位密钥的动态双向密钥调度.该协处理器可配置在ECB、CBC或CTR工作模式下,工作模式与数据输入输出的处理不影响处理器的数据吞吐率.基于SMIC 0.13μm CMOS工艺的综合结果表明,该电路的关键路径延时最短为4.45ns,在206 MHz的最高时钟频率下,128位密钥长度下的数据吞吐率可达到2.4Gb/s.电路门数为7.848万门.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈弘毅	清华大学微电子学研究所	88	919	19.0	27.0
2	王海洋		11	47	5.0	6.0