一种超小型AES专用处理器的FPGA实现

• 作者: 张巨英 王和明
• 来源期刊: 微电子学与计算机
• 关键词: 高级加密标准(AES) 专用处理器(ASIP) FPGA 小面积 8位
• 年，卷（期）: 2008,（4）
• 页码范围: 165-168
• 页数: 4页
• 分类号: TP368
• 语种: 中文

摘要

提出一种基于FPGA的专用处理器设计.它是用于高级加密标准的超小面积设计,支持密钥扩展(现在设计为128位密钥),加密和解密.这个设计采用了完全的8位数据路径宽度,创新的字节替换电路和乘累加器结构,在最小规模的Xilinx Spartan Ⅱ FPGA芯片XC2S15上实现了一个高级加密标准AES的专用处理器,使用了不到60%的资源.当时钟为70MHz时,可以达到平均加密解密吞吐量2.1Mb/s.主要应用在把低资源占用,低功耗作优先考虑的场合.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王和明	空军工程大学导弹学院	32	75	5.0	6.0
2	张巨英	空军工程大学导弹学院	2	6	1.0	2.0