级联信号处理器的FPGA实现

• 作者: 李慧敏
• 来源期刊: 现代电子技术
• 关键词: CPLD FPGA.FIR滤波器 级联信号处理器
• 年，卷（期）: 2009,（11）
• 所属期刊栏目: 电子技术
• 页码范围: 185-187
• 页数: 3页
• 分类号: GP316
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2009.11.057

摘要

现代通信系统中,数字化已成为发展的必然趋势,数字信号处理则是数字系统中的重要环节.在数字信号处理方面提出一种级联信号处理器的FPGA实现方案,用以取代昂贵的专用数字处理芯片.首先对级联信号处理器做了理论上的分析,然后进行方案比较,最后选择最佳方案完成FPGA的实现与仿真.系统的功能和时序仿真结果表明,其可正常工作,最高时钟可达50 MHz.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李慧敏		4	0	0.0	0.0