基于有限状态机的通用雷达定时器设计

• 作者: 孙吉利 张平 徐绍剑
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 雷达定时器 有限状态机 FPGA VHDL
• 年，卷（期）: 2007,（5）
• 页码范围: 1634-1637
• 页数: 4页
• 分类号: TN952
• 字数: 2457字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2007.05.029

摘要

雷达定时器是雷达系统的重要组成部分,它的可靠性和稳定性是雷达系统可靠工作的基础.文章分析了雷达定时器的结构,结合FPGA的特点,提出一种基于有限状态机的通用雷达定时器的设计方法,并在FPGA中予以实现.仿真及实验测试表明,该设计的定时精度达到纳秒级,脉冲间相对延时可大于200 μs,可以很好地满足系统性能要求.本方法具有结构简单紧凑、成本低、可靠性高、精度高等优点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张平	中国科学院电子学研究所	180	2022	23.0	35.0
2	孙吉利	中国科学院电子学研究所	6	13	2.0	3.0
6	徐绍剑	中国科学院电子学研究所	5	34	3.0	5.0