有限状态机的Verilog设计与研究

• 作者: 付宇卓 俞莉琼
• 来源期刊: 微电子学与计算机
• 关键词: Verilog 有限状态机 综合 状态编码
• 年，卷（期）: 2004,（11）
• 页码范围: 146-148,157
• 页数: 4页
• 分类号: TP391
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2004.11.040

摘要

本文研究了用Verilog实现有限状态机的各种不同的编码方式和描述风格,并从综合、毛刺、面积、速度这几方面研究了不同实现方式的利弊.最后,以SoC芯片中DMA Arbitor有限状态机为例,我们用Design Complier(DC)对七种设计进行了综合,并分析了综合后的面积和时延信息.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	付宇卓	上海交通大学微电子学院	90	850	15.0	26.0
2	俞莉琼	上海交通大学微电子学院	1	48	1.0	1.0