H.264中DCT/IDCT/Hadamard变换多时钟方式的FPGA实现

• 作者: 于鸿洋 王一皓 陈磊
• 来源期刊: 中国有线电视
• 关键词: H.264标准 整数DCT/哈达玛 现场可编程门阵列
• 年，卷（期）: 2007,（8）
• 所属期刊栏目: 技术交流
• 页码范围: 754-757
• 页数: 4页
• 分类号: TN919.81
• 语种: 中文
• DOI: 10.3969/j.issn.1007-7022.2007.08.010

摘要

DCT/IDCT/Hadamard变换被广泛应用于多种视频编码标准中,而H.264/MPEG-4 AVC作为新一代的视频压缩标准,它具有在相同图像质量下比其他视频压缩标准拥有更高的压缩率的特性[1],因此对于H.264/MPEG-4 AVC中的DCT/IDCT/Hadamard变换的研究就有着十分重要的意义.对于H.264/MPEG-4 AVC中变换算法进行分析,并且提出一种可用的高效的硬件实现电路结构,此电路结构能够并行计算4输入像素数据.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	于鸿洋		70	362	10.0	14.0
2	陈磊		15	81	4.0	8.0
3	王一皓		1	4	1.0	1.0