基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
传统的单稳延时电路需外接RC支路,故精度不高,稳定性差,预置不直观.与之相比,全数字化设计的触发器采用时钟计数与预设值较容易实现延时,准确性、稳定性大大提高.延时范围与时钟频率有关,亦随计数器位数增加而增加,最高分辨率由器件响应速度确定,定时精度与时钟步长有关.由于采用数字比较方法,可实现不同量程(μs~数10 s)切换.该设计可用于要求较高的实验场合.
推荐文章
基于FPGA的全数字触发器的设计
晶闸管
触发脉冲
数字移相
现场可编程门陈列
基于FPGA的全数字触发器的设计
晶闸管
触发脉冲
数字移相
现场可编程门陈列
全数字触发器60°分段方式的新设计
数字触发器
60°段方式
FIFO寄存器
晶闸管变流系统
BEPCII直线加速器数字延时触发器的设计与实现
直线加速器
现场可编程门阵列
可调延时
上升时间
多路扇出
驱动电路
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种全数字延时触发器设计
来源期刊 实验科学与技术 学科 工学
关键词 延时 触发器 计数器 比较器
年,卷(期) 2008,(5) 所属期刊栏目 实验技术
研究方向 页码范围 4-5
页数 2页 分类号 TN783|TP331.2
字数 1049字 语种 中文
DOI 10.3969/j.issn.1672-4550.2008.05.002
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 曾刚 电子科技大学物理电子学院 20 86 6.0 8.0
2 杨宏春 电子科技大学物理电子学院 44 219 10.0 12.0
3 杨啸林 电子科技大学物理电子学院 5 9 2.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (6)
同被引文献  (6)
二级引证文献  (2)
2008(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2010(1)
  • 引证文献(1)
  • 二级引证文献(0)
2011(2)
  • 引证文献(2)
  • 二级引证文献(0)
2012(3)
  • 引证文献(3)
  • 二级引证文献(0)
2014(2)
  • 引证文献(0)
  • 二级引证文献(2)
研究主题发展历程
节点文献
延时
触发器
计数器
比较器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
实验科学与技术
双月刊
1672-4550
51-1653/T
大16开
四川省成都市建设北路二段4号
62-287
2003
chi
出版文献量(篇)
5811
总下载数(次)
11
总被引数(次)
26929
论文1v1指导