基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
全数字延时锁定环在现代超大规模系统芯片集成中具有重要的作用,用于解决时钟偏差和时钟生成问题.传统的全数字逐次逼近寄存器延时锁定环存在谐波锁定、死锁和锁定时间比理论时间长的问题.为此,通过改进逐次逼近寄存器的电路结构,采用可复位数控延时线,设计一种改进型宽范围全数字逐次逼近延时锁定环,以解决谐波锁定和死锁问题.基于中芯国际0.18 μmCMOS数字工艺,实现一个6位全数字逐次逼近寄存器延时锁定环.仿真结果表明,最长锁定时间为6个输入时钟周期,验证了所提方法的正确性.
推荐文章
一种适用于三维芯片间时钟同步的全数字延时锁定环设计
全数字延时锁定环
时钟同步
三维集成电路
基于FPGA的全数字延时锁相环的设计
全数字延时锁相环
锁相精度
时钟延时
QuartusⅡ
现场可编程门阵列
电路仿真
数字信号处理器分布式寄存器的写回设计
分布式寄存器
写回
超长指令字
流水线
数字信号处理器中10端口高速寄存器文件设计
数字信号处理器
寄存器文件
CMOS
灵敏运放
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 快速全数字逐次逼近寄存器延时锁定环的设计
来源期刊 计算机工程 学科 工学
关键词 延时锁定环 谐波锁定 时钟偏差 死锁 锁定时间 逐次逼近寄存器
年,卷(期) 2014,(4) 所属期刊栏目 开发研究与工程应用
研究方向 页码范围 262-268
页数 7页 分类号 TN432
字数 2104字 语种 中文
DOI 10.3969/j.issn.1000-3428.2014.04.051
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 薛峰 安徽三联学院信息与通信技术系 27 29 3.0 3.0
2 徐太龙 合肥学院电子信息与电气工程系 7 4 1.0 1.0
3 蔡志匡 东南大学国家专用集成电路系统工程技术研究中心 7 14 2.0 3.0
4 郑长勇 安徽建筑大学电子与信息工程学院 17 102 5.0 9.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (7)
共引文献  (3)
参考文献  (10)
节点文献
引证文献  (1)
同被引文献  (2)
二级引证文献  (1)
2000(2)
  • 参考文献(1)
  • 二级参考文献(1)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(2)
  • 参考文献(0)
  • 二级参考文献(2)
2007(3)
  • 参考文献(1)
  • 二级参考文献(2)
2009(2)
  • 参考文献(2)
  • 二级参考文献(0)
2010(3)
  • 参考文献(3)
  • 二级参考文献(0)
2012(2)
  • 参考文献(2)
  • 二级参考文献(0)
2013(1)
  • 参考文献(1)
  • 二级参考文献(0)
2014(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2015(1)
  • 引证文献(1)
  • 二级引证文献(0)
2017(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
延时锁定环
谐波锁定
时钟偏差
死锁
锁定时间
逐次逼近寄存器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机工程
月刊
1000-3428
31-1289/TP
大16开
上海市桂林路418号
4-310
1975
chi
出版文献量(篇)
31987
总下载数(次)
53
总被引数(次)
317027
论文1v1指导