6端口CMOS寄存器堆设计

• 作者: 于倩 侯朝焕 张铁军 王东辉
• 来源期刊: 微电子学与计算机
• 关键词: 寄存器堆 VLSI 定制设计
• 年，卷（期）: 2005,（11）
• 页码范围: 35-38
• 页数: 4页
• 分类号: TN432
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2005.11.011

摘要

高性能超标量处理器完成多条指令并行,需要寄存器堆提供多端口、高速访问.本文介绍一个0.18μmCMOS工艺下的四读二写6端口寄存器堆的全定制设计,它采用改进的多端口存储器单元结构和基于NAND结构的低功耗译码器,并且设计了内部时钟生成部件来提高工作频率.寄存器堆通过功能验证和性能测试,可以工作在450MHz频率上,功耗为36mW,面积0.06mm2,参考综合结果具有高速、低功耗和面积小的特点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	侯朝焕	中国科学院声学研究所	156	1085	18.0	25.0
2	张铁军	中国科学院声学研究所	52	240	9.0	12.0
3	王东辉	中国科学院声学研究所	63	370	10.0	17.0
4	于倩	中国科学院声学研究所	8	40	3.0	6.0