一个1GHz两倍泵的多端口寄存器堆的设计

• 作者: 严利民 刘淑君
• 来源期刊: 微电子学与计算机
• 关键词: 寄存器堆 复用 地址线 功耗
• 年，卷（期）: 2007,（11）
• 页码范围: 89-91,94
• 页数: 4页
• 分类号: TN4
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2007.11.026

摘要

对于流水线型的超大规模微处理器,通常采用多端口的寄存器堆暂存中间数据,这些读写操作势必增加寄存器堆的芯片面积和功耗.因此提出一种基于double-pumped的采样时钟,在一个系统时钟周期内用一根复用地址线顺序完成读写操作,从而大大减少芯片面积,并降低系统功耗.采用1.2V,0.13μm的CMOS工艺进行仿真,结果显示读2读1写寄存器堆在1GHz工作频事下,其数据读取时间仅为546ps.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	严利民	上海大学微电子研究中心	68	247	8.0	14.0
2	刘淑君	上海大学微电子研究中心	1	0	0.0	0.0