基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
本文设计了一种 5V、0.6μm BiCMOS 工艺的串行数据发送芯片,芯片包括用于时钟产生的锁相环、串并转换器、编码结构.由于是混合信号设计,所以采用了许多特殊结构以减小噪声耦合.本芯片的最大工作频率是 400MHz,采用 5V 单电源,最大功耗不超过 400mW.
推荐文章
一种适用于高速串行数据通信的发送器设计
高速串行数据发送器
锁相环
8B/10B编码
BiCMOS工艺
一种高速串行数据接收芯片的设计
串行数据接收
时钟数据恢复
串并转换
10B/8B解码
一种用于光通信的高速LVDS发送器设计
低压差分信号
发送器
共模反馈
一种新型低电压LVDS发送器设计
LVDS发送器
低电压设计
预加重
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种高速串行数据发送器芯片的设计
来源期刊 电路与系统学报 学科 工学
关键词 发送器 锁相环 压控振荡器 8B/10B 电荷泵
年,卷(期) 2008,(2) 所属期刊栏目 论文
研究方向 页码范围 79-82
页数 4页 分类号 TN433
字数 1597字 语种 中文
DOI 10.3969/j.issn.1007-0249.2008.02.016
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (1)
节点文献
引证文献  (11)
同被引文献  (9)
二级引证文献  (54)
1994(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2008(1)
  • 引证文献(1)
  • 二级引证文献(0)
2009(3)
  • 引证文献(3)
  • 二级引证文献(0)
2011(6)
  • 引证文献(3)
  • 二级引证文献(3)
2012(11)
  • 引证文献(1)
  • 二级引证文献(10)
2013(1)
  • 引证文献(0)
  • 二级引证文献(1)
2014(8)
  • 引证文献(0)
  • 二级引证文献(8)
2015(6)
  • 引证文献(1)
  • 二级引证文献(5)
2016(4)
  • 引证文献(0)
  • 二级引证文献(4)
2017(7)
  • 引证文献(0)
  • 二级引证文献(7)
2018(9)
  • 引证文献(2)
  • 二级引证文献(7)
2019(5)
  • 引证文献(0)
  • 二级引证文献(5)
2020(4)
  • 引证文献(0)
  • 二级引证文献(4)
研究主题发展历程
节点文献
发送器
锁相环
压控振荡器
8B/10B
电荷泵
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电路与系统学报
双月刊
1007-0249
44-1392/TN
16开
广东省广州市
1996
chi
出版文献量(篇)
2090
总下载数(次)
5
总被引数(次)
21491
论文1v1指导