一种基于总线复用的SoC功能测试结构设计

• 作者: 罗静 虞致国 魏敬和
• 来源期刊: 中国电子科学研究院学报
• 学科: 工学
• 关键词: 可测性设计 功能测试 系统总线 系统芯片
• 年，卷（期）: 2008,（5）
• 所属期刊栏目: 工程与应用
• 页码范围: 520-523,528
• 页数: 5页
• 分类号: TP302|TP306
• 字数: 2250字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-5692.2008.05.018

摘要

由于SoC结构的复杂性,必须考虑采用多种可测性设计策略.从功能测试的角度出发,提出了一种基于复用片内系统总线的可测性设计策略,使得片内的各块电路都可被并行测试.阐述了其硬件实现及应用测试函数编写功能测试矢量的具体流程.该结构硬件开销小,测试控制过程简单,可减小测试矢量规模,已应用到一种基于X8051核的智能测控SoC,该SoC采用0.35μm工艺进行了实现,面积为4.1 mm×4.1 mm,测试电路的面积仅占总面积的2%.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	罗静		12	35	3.0	5.0
2	虞致国		30	143	6.0	10.0
3	魏敬和		69	261	7.0	13.0