一种基于JTAG的SoC片上调试系统的设计

• 作者: 虞致国 魏敬和
• 来源期刊: 微电子学与计算机
• 关键词: 片上调试 JTAG 系统芯片
• 年，卷（期）: 2009,（5）
• 页码范围: 5-8
• 页数: 4页
• 分类号: TP31
• 语种: 中文

摘要

基于SoC的硬件设计,提出了一种基于JTAG的SoC3片上调试系统的设计方法.该调试系统可设置多种工作模式,含有CPU核扫描链和片上总线扫描链.能硬件实现调试启动与停止、断点设置、单步执行及存储访问等调试功能.对外围IP模块调试诊断时,可绕开CPU核,通过片上总线扫描链直接进行读写访问.该调试系统对其他SoC的设计具有一定的参考价值.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	虞致国	中国电子科技集团公司第五十八研究所	30	143	6.0	10.0
2	魏敬和	中国电子科技集团公司第五十八研究所	69	261	7.0	13.0