一种多核SoC中基于Cache机制的存储结构设计

• 作者: 宋宇鲲 张多利 张宇 汪健
• 来源期刊: 微电子学与计算机
• 关键词: Cache 多核系统 数据预取 缓存替换
• 年，卷（期）: 2017,（10）
• 页码范围: 26-31
• 页数: 6页
• 分类号: TN402
• 语种: 中文

摘要

本文针对一种面向高密度计算的异构多核SoC系统,提出了一种层次化的共享二级存储结构(L2-Cache),以缓解系统数据处理速度与外部存储间的速度差异.所设计的层次化存储结构提供对象数据缓存功能,利用计数替换策略,减少二级存储污染,提高有效数据命中率;在计算时间间隙实现数据准确预读取和L2-主存同步操作,增加有效存储带宽.最终测试结果表明,采用层次化存储结构的设计兼顾了不同访存比应用的数据访存特性,平均访存性能提高31.1％,不同规模的矩阵运算最高获得1.573的加速比,整体任务计算时间平均减少了27.8％.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张多利	合肥工业大学微电子设计研究所	58	251	8.0	13.0
2	宋宇鲲	合肥工业大学微电子设计研究所	41	113	6.0	9.0
3	张宇	合肥工业大学微电子设计研究所	16	100	3.0	10.0
4	汪健	合肥工业大学微电子设计研究所	6	5	1.0	2.0