高速低功耗传输电路的时钟系统设计

• 作者: 杨祎 高茁 黄志正
• 来源期刊: 微电子学与计算机
• 关键词: 时钟 锁相环 高速传输 功耗
• 年，卷（期）: 2008,（1）
• 页码范围: 108-111
• 页数: 4页
• 分类号: TN432
• 语种: 中文

摘要

利用锁相环(PLL)为高速低功耗并行传输电路发射机生成时钟信号的系统.设计了一个稳压器(Voltage Regulator),为PLL中对噪声敏感的模块提供低噪声的电压源.在此基础上提出了一种新型的动态改变工作频率的方法,应用于源同步(source-synchronous)模式的高速传输电路.此方法可以在不改变PLL状态的情况下快速改变输入输出(I/ O)电路的工作频率,降低功耗.整个芯片采用0.18μm CMOS工艺设计并流片测试成功.