基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
介绍一款自主设计的嵌入式CPU的微体系结构,给出流水线的设计、分支预测的策略、乱序执行指令的顺序提交、精确异常等议题.提出了CPU内5个执行单元的功能,以及CPU的存储子系统.目前该CPU的前端设计已经完成并通过了FPGA验证.
推荐文章
方舟CPU体系结构及其嵌入式SOC
方舟
SOC
嵌入式
Arca2
32位浮点嵌入式MCU设计研究
微控制器
浮点
RISC
SRAM
基于神经网络嵌入式系统体系结构的研究
神经网络
嵌入式系统
系统模型
嵌入式CPU的设计与仿真
FPGA
嵌入式CPU
VHDL
模块化设计
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 32位嵌入式CPU的微体系结构设计
来源期刊 计算机工程 学科 工学
关键词 微体系结构 超标量技术 分支预测 精确异常
年,卷(期) 2008,(z1) 所属期刊栏目 产品设计
研究方向 页码范围 136-138
页数 3页 分类号 TP391
字数 4268字 语种 中文
DOI 10.3969/j.issn.1000-3428.2008.z1.050
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 马鹏 6 33 4.0 5.0
2 卢景芬 2 9 2.0 2.0
3 龚令侃 5 20 3.0 4.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (6)
同被引文献  (2)
二级引证文献  (8)
2008(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2010(2)
  • 引证文献(2)
  • 二级引证文献(0)
2011(1)
  • 引证文献(1)
  • 二级引证文献(0)
2012(3)
  • 引证文献(0)
  • 二级引证文献(3)
2013(3)
  • 引证文献(1)
  • 二级引证文献(2)
2014(2)
  • 引证文献(1)
  • 二级引证文献(1)
2015(1)
  • 引证文献(0)
  • 二级引证文献(1)
2016(1)
  • 引证文献(1)
  • 二级引证文献(0)
2017(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
微体系结构
超标量技术
分支预测
精确异常
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机工程
月刊
1000-3428
31-1289/TP
大16开
上海市桂林路418号
4-310
1975
chi
出版文献量(篇)
31987
总下载数(次)
53
总被引数(次)
317027
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导