基于EDA技术的多功能数字时钟的ASIC设计

• 作者: 包本刚 朱湘萍
• 来源期刊: 科技与创新
• 关键词: FPGA 数字时钟 EDA技术 VHDL ASIC HardCopy
• 年，卷（期）: 2008,（35）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 212-214
• 页数: 3页
• 分类号: TP27
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.35.088

摘要

采用EDA技术设计了一个在FPGA芯片上实现的数字时钟,它可以显示年、月、日、时、分、秒、星期,并且可以设定闹钟和整点报时.数字时钟的输入设备是一个4×4的编码键盘,输出设备是用于显示的15个七段数码管、若干LED指示灯及蜂鸣器,数字时钟的内部功能模块可以分为三个部分:综合计时电路、显示控制电路、调整控制电路.其中综合计时电路用于完成各种计时功能,显示控制电路用于完成计时结果的显示,调整控制电路用于调整计时系统的有关参数.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	朱湘萍	湖南科技学院电子工程与物理系	39	95	4.0	8.0
2	包本刚	湖南科技学院电子工程与物理系	51	174	6.0	11.0