ASIC后端设计中的时钟树综合

• 作者: 何明华 周广
• 来源期刊: 现代电子技术
• 关键词: FFT处理器芯片 布局布线 时钟树综合 时钟偏移
• 年，卷（期）: 2011,（8）
• 所属期刊栏目: 集成电路设计
• 页码范围: 137-139
• 分类号: TN492-34
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2011.08.043

摘要

时钟树综合是当今集成电路设计中的重要环节,因此在FFT处理器芯片的版图设计过程中,为了达到良好的布局效果,采用时序驱动布局,同时限制了布局密度;为了使时钟偏移尽可能少,采用了时钟树自动综合和手动修改相结合的优化方法,并提出了关于时钟树约束文件的设置、buffer的选型及手动修改时钟树的策略,最终完成了FFT处理器芯片的时钟树综合并满足了设计要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	何明华	福州大学物理与信息工程学院	63	217	7.0	13.0
2	周广	福州大学物理与信息工程学院	1	15	1.0	1.0