一种嵌入式处理器IP的硬核建模技术及实现

• 作者: 严晓浪 何仙娥 葛海通
• 来源期刊: 电路与系统学报
• 学科: 工学
• 关键词: 系统芯片 IP硬核 建模技术
• 年，卷（期）: 2009,（3）
• 所属期刊栏目: 论文
• 页码范围: 77-81
• 页数: 5页
• 分类号: TN402
• 字数: 3642字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-0249.2009.03.015

摘要

本文介绍了嵌入式处理器IP硬核的整套建模技术,并成功应用于一款32位高性能嵌入式处理器.生成的模型能准确描述IP硬核特性,符合业界工具标准输入格式并更易于使用,而且模型以加密或接口模型的方式很好地保护了IP核的知识产权.已有两款使用该处理器IP的SoC系统芯片基于这些模型流片成功,验证了模型的正确性和适用性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	严晓浪	浙江大学超大规模集成电路设计研究所	246	1634	19.0	29.0
2	何仙娥	浙江大学超大规模集成电路设计研究所	2	2	1.0	1.0
3	葛海通	浙江大学超大规模集成电路设计研究所	52	293	8.0	14.0