RS-CC的级联编码设计及其嵌入式FPGA实现

• 作者: 王国锋 雷维嘉 龙昭华
• 来源期刊: 计算机工程与设计
• 学科: 工学
• 关键词: 可编程逻辑门阵列 卷积码 嵌入式 纠错编码 级联
• 年，卷（期）: 2009,（23）
• 所属期刊栏目: 嵌入式系统工程
• 页码范围: 5369-5371,5375
• 页数: 4页
• 分类号: TN911.22
• 字数: 3567字
• 语种: 中文

摘要

分析了802.16e无线通信系统,针对设计过程中经常出现的数据信息不同步问题,提出了一种基于RS(64,48,8)+CC(2,1,7)+交织的级联编码设计方案.该方案利用功能模块化的设计理念,达到了在不增加译码复杂度的情况下实现有效而可靠的通信.通过将各级编解码模块化,利用FPGA技术实现了整个级联纠错编译码系统.实验结果表明,模块化的FPGA嵌入式设计不仅提高了系统的稳定性,还大大缩短了开发周期.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	龙昭华	重庆邮电大学计算机科学与技术学院	70	308	8.0	12.0
3	王国锋	重庆邮电大学计算机科学与技术学院	4	30	2.0	4.0
9	雷维嘉		1	4	1.0	1.0