基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
介绍一种基于FPGA的抢答器设计,给出了顶层电路原理图和主模块的部分VHDL源程序.利用MAX+PLUSⅡ开发平台完成了编译、仿真,并下载到EPF10K10LC8404器件中进行测试.该抢答器不仅能实现互锁、自锁和倒计时功能,而且能用声音、数码管准确提示抢答的优先结果和犯规情况,具有广泛的应用前景.
推荐文章
基于Verilog HDL语言的新型抢答器设计
抢答器
Verilog HDL
层次化和模块化
FPGA
验证
基于Multisim9的智能抢答器的设计与仿真
抢答器
层次电路
设计
仿真
基于Multisim10的16路竞赛抢答器设计与仿真
Multisim 10
16路竞赛抢答器
电路设计
Protel
基于 Multisim的多功能8路抢答器的设计与仿真
Multisim
设计
仿真
8路抢答器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种基于FPGA的抢答器设计
来源期刊 电脑与电信 学科 工学
关键词 抢答器 FPGA VHDL 仿真
年,卷(期) 2009,(11) 所属期刊栏目 基金项目
研究方向 页码范围 31-33
页数 3页 分类号 TP3
字数 2423字 语种 中文
DOI 10.3969/j.issn.1008-6609.2009.11.025
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 钟承尧 海南师范大学物理与电子工程学院 29 50 5.0 6.0
2 严世胜 海南师范大学物理与电子工程学院 26 55 5.0 6.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (2)
共引文献  (7)
参考文献  (2)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2001(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2009(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
抢答器
FPGA
VHDL
仿真
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电脑与电信
月刊
1008-6609
44-1606/TN
大16开
广州市连新路171号国际科技中心B108室
1995
chi
出版文献量(篇)
8962
总下载数(次)
13
总被引数(次)
9565
论文1v1指导