高速矩阵运算电路设计

• 作者: 安婧 沈小林
• 来源期刊: 科技与创新
• 关键词: VHDL FPGA 浮点数 矩阵乘法 加法器
• 年，卷（期）: 2009,（29）
• 所属期刊栏目: 电子设计
• 页码范围: 215-216,206
• 页数: 3页
• 分类号: TP302.1
• 语种: 中文
• DOI: 10.3969/j.issn.2095-6835.2009.29.091

摘要

本设计是针对某种体积小、运算速度和性能要求很高的特殊场合设计的32位浮点矩阵乘法运算单元,采用VHDL硬件描述语言,并在FPGA上实现.设计采用逻辑算法加法器结构,在调用乘法模块后,用加法器来实现求和.先对阶,然后尾数求和,再对结果进行规格化,可能出现两种非规格化情况;最后舍入,按照0舍1入法,采用IEEE-754中规定的向最近舍入模式对尾数进行舍入处理得到结果.文中给出了32位浮点矩阵乘法模块在Quartus Ⅱ上的仿真运算结果,并进行了误差分析.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	安婧	中北大学信息与通信工程学院	3	3	1.0	1.0
2	沈小林	中北大学信息与通信工程学院	50	137	6.0	8.0