嵌入式网卡芯片设计及其低功耗DFT技术考虑

• 作者: 郑朝霞 郑靖华
• 来源期刊: 计算机与数字工程
• 学科: 工学
• 关键词: 线性伪随机序列(LFSR) 可测性设计(DFT) 自建测试设计(BIST)
• 年，卷（期）: 2009,（1）
• 所属期刊栏目: 工程实践
• 页码范围: 144-148
• 页数: 5页
• 分类号: TP393|TN47
• 字数: 3568字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-9722.2009.01.040

摘要

针对目前应用于信息家电的以太网多芯片解决方案具有成本高、性能较低等问题,文章设计实现了一款以太网控制SoC单芯片.同时,为了获得较低的测试功耗,进行了可测试技术的低功耗优化.该芯片采用TSMC 0.25 μm 2P4M CMOS工艺流片,裸片面积为4.8×4.6 mm2,测试结果表明,该嵌入式以太网控制SoC芯片的故障覆盖率可达到97%,样片的以太网数据包最高吞吐量可以达到7 Mbits/s.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郑朝霞	华中科技大学电子系	33	235	9.0	13.0
2	郑靖华		2	4	1.0	2.0