基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
通用处理器和专用芯片ASIC的数据处理能力无法满足日益增长的网络带宽和各种复杂网络协议的要求,针对该问题,研究网络处理器的系统结构,讨论网络处理器中数据处理内核的设计实现,提出一种可编程的精简指令集计算机(RISC)处理器微结构,对其进行现场可编程门阵列(FPGA)原型验证,结果证明了该设计方案的有效性.
推荐文章
视频阵列处理器数据访存电路的设计与实现
视频阵列处理器
适配器
路由器
片上网络
现场可编程门阵列
基于FPGA的高速数据处理器的实现
计算机处理器技术
浮点加法器
FPGA
数据通道
嵌入式处理器微内核低功耗设计
微内核
微操作
微堆栈
低功耗
基于RISC-V的卷积神经网络处理器设计与实现
处理器
卷积神经网络
定制指令集
RISC-V
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 网络处理器数据处理内核的设计与实现
来源期刊 计算机工程 学科 工学
关键词 网络处理器 数据处理内核 流水线
年,卷(期) 2010,(3) 所属期刊栏目 工程应用技术与实现
研究方向 页码范围 243-245
页数 3页 分类号 TP303
字数 3611字 语种 中文
DOI 10.3969/j.issn.1000-3428.2010.03.082
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 周彩宝 7 91 4.0 7.0
2 李苗 5 46 2.0 5.0
3 王叶辉 2 3 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (1)
共引文献  (4)
参考文献  (1)
节点文献
引证文献  (2)
同被引文献  (1)
二级引证文献  (1)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2007(1)
  • 参考文献(1)
  • 二级参考文献(0)
2010(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2011(1)
  • 引证文献(1)
  • 二级引证文献(0)
2014(1)
  • 引证文献(1)
  • 二级引证文献(0)
2015(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
网络处理器
数据处理内核
流水线
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机工程
月刊
1000-3428
31-1289/TP
大16开
上海市桂林路418号
4-310
1975
chi
出版文献量(篇)
31987
总下载数(次)
53
总被引数(次)
317027
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导