基于RISC-V的卷积神经网络处理器设计与实现

• 作者: 傅思扬 郁发新 陈华
• 来源期刊: 微电子学与计算机
• 关键词: 处理器 卷积神经网络 定制指令集 RISC-V
• 年，卷（期）: 2020,（4）
• 页码范围: 49-54
• 页数: 6页
• 分类号: TP332
• 语种: 中文

摘要

针对卷积神经网络对于运算资源需求的不断增长,和传统的硬件卷积加速方案在功耗、面积敏感的边缘计算领域难以应用的问题,设计并实现了一个低功耗嵌入式卷积神经网络加速处理器.目标处理器基于RISC-V指令集架构,内核扩展4条自定义神经网络指令,并在硬件层面实现加速处理.该卷积神经网络处理器最大程度的复用了原RISC-V的数据通路和功能模块,减小了额外的功耗和芯片面积等资源开销.目标处理器通过RISC-V官方标准测试集验证,并对MNIST手写数据集进行识别测试,正确率达到97.23％.在TSMC 40nm标准数字工艺下,目标处理器面积仅为0.34mm2,,动态功耗仅为11.1 μw/MHz,与同期处理器相比,面积和功耗方面均具有一定优势.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郁发新	浙江大学航空航天学院	44	270	7.0	15.0
2	陈华	浙江大学航空航天学院	44	551	11.0	23.0
3	傅思扬	浙江大学航空航天学院	1	0	0.0	0.0