原文服务方: 微电子学与计算机       
摘要:
为降低卷积神经网络推断时的时延和能耗,使用动态网络剪枝技术得到稀疏网络并设计出高能效比的稀疏卷积神经网络加速器.针对运算负载不均衡问题,提出适合稀疏运算的数据流;针对卷积运算高时延问题,采用16×16运算阵列提高运算并行度,设计索引单元避免无效运算,设计脉动输入层加强数据复用,采用乒乓缓存减少数据等待.综合结果表明,在TSMC 28 nm工艺下,芯片工作频率可达500 MHz,功耗为249.7 mW,卷积运算峰值算力达到256 COPS,能效比为1.03 TOPS/W.
推荐文章
基于FPGA的卷积神经网络加速器设计与实现
卷积神经网络
现场可编程门阵列
加速器
有限资源
面向云端FPGA的卷积神经网络加速器的设计及其调度
卷积神经网络
现场可编程门阵列
高层次综合
加速器
调度
一种双向脉动数据流的全卷积神经网络加速器
全卷积
反卷积层
加速优化
双向脉动数据流
基于FPGA的卷积神经网络硬件加速器设计空间探索研究
卷积神经网络硬件加速器
设计空间探索
细粒度流水线
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 稀疏卷积神经网络加速器设计
来源期刊 微电子学与计算机 学科
关键词 稀疏卷积神经网络 阵列运算 加速器 高能效比
年,卷(期) 2020,(6) 所属期刊栏目
研究方向 页码范围 30-34,39
页数 6页 分类号 TN492
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 蒋剑飞 上海交通大学电子信息与电气工程学院 29 89 3.0 9.0
2 王琴 上海交通大学电子信息与电气工程学院 74 297 11.0 16.0
3 李永博 上海交通大学电子信息与电气工程学院 2 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (2)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2017(1)
  • 参考文献(1)
  • 二级参考文献(0)
2019(1)
  • 参考文献(1)
  • 二级参考文献(0)
2020(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
稀疏卷积神经网络
阵列运算
加速器
高能效比
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
论文1v1指导