基于FPGA的卷积神经网络硬件加速器设计空间探索研究

• 作者: 贺光辉 郭谦
• 来源期刊: 微电子学与计算机
• 关键词: 卷积神经网络硬件加速器 设计空间探索 细粒度流水线
• 年，卷（期）: 2020,（8）
• 页码范围: 66-71
• 页数: 6页
• 分类号: TP183
• 语种: 中文

摘要

为了解决基于FPGA的卷积神经网络硬件加速器资源分配的问题,提出一种基于细粒度流水线架构的设计空间探索方法.为了提高吞吐率,该方法主要使用了三种技术:1)通过对DSP进行多阶段分配,实现各级流水线平衡;2)利用可调节的中间值缓存,协调BRAM和DDR带宽资源;3)利用深度可分解卷积替换部分卷积层,减少网络整体计算量.为了验证提出的设计空间探索方法,在ZC-706FPGA上实现了YOLO2-tiny网络,结果表明与同类设计相比,本设计的吞吐率与能效比高,整体延时低.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	贺光辉	上海交通大学电子信息与电气工程学院	25	32	3.0	4.0
2	郭谦	上海交通大学电子信息与电气工程学院	1	0	0.0	0.0