基于高层次融合的卷积神经网络FPGA硬件加速

• 作者: 孙正隆 陈儒林 高谦 魏楚亮
• 来源期刊: 光学精密工程
• 学科: 工学
• 关键词: 深度学习 现场可编程门阵列 高层次融合 硬件加速电路
• 年，卷（期）: 2020,（5）
• 所属期刊栏目: 信息科学
• 页码范围: 1212-1219
• 页数: 8页
• 分类号: TP18|TP391.4
• 字数: 443字
• 语种: 中文
• DOI: 10.3788/OPE.20202805.1212

摘要

为了解决神经网络前向传播过程中的硬件加速问题,设计了一套基于FPGA编程工具Vivado HLS开发的AlexNet神经网络前向传播硬件加速系统.该系统能够确保在达到相关应用要求的基础上,有效地节省开发时间并降低开发成本.系统基于高级计算机语言C++进行FPGA电路的仿真与开发,同时,灵活运用具有很高便捷性及可靠性的Vivado HLS中的PIPELINE和ARRAY_PARTITION指令进行系统优化.实验结果表明,AlexNet神经网络在本文所构建的FPGA加速系统上的运行时间为21.95ms,比在传统GPU平台上的运行时70 ms少,运行速度要3倍以上.此外,每一层的网络都实现了分开封装操作,使系统可便捷地移植到其它成熟的卷积神经网络上,加速了深度学习在各类人工智能系统上的应用,在智能产业具有广泛的应用价值.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	魏楚亮	汕头大学电子工程系	4	9	1.0	3.0
2	陈儒林	汕头大学电子工程系	1	0	0.0	0.0