原文服务方: 微电子学与计算机       
摘要:
本文根据卷积神经网络特点,提出了一种基于FPGA的流水线并行加速方案,设计优化了卷积模块电路、激活模块电路以及下采样模块电路,从而构建了卷积神经网络运算的FPGA基本单元.在网络结构和处理数据相同的情况下,50 MHz频率的FPGA计算效率为CPU的8倍、GPU的近5倍,而功耗则只占GPU的27.8%.
推荐文章
卷积神经网络(CNN)算法的FPGA并行结构设计
卷积神经网络
现场可编程门阵列(FPGA)
并行结构
流水线
基于FPGA的卷积神经网络加速器设计与实现
卷积神经网络
现场可编程门阵列
加速器
有限资源
基于FPGA的卷积神经网络设计与实现
卷积神经网络
现场可编程门阵列
阵列处理器
并行性
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于FPGA的卷积神经网络并行加速结构设计
来源期刊 微电子学与计算机 学科
关键词 卷积神经网络 FPGA 卷积模块 激活模块 下采样模块
年,卷(期) 2018,(10) 所属期刊栏目
研究方向 页码范围 80-84
页数 5页 分类号 TP391
字数 语种 中文
DOI
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (31)
共引文献  (252)
参考文献  (5)
节点文献
引证文献  (8)
同被引文献  (14)
二级引证文献  (0)
1962(1)
  • 参考文献(0)
  • 二级参考文献(1)
1980(1)
  • 参考文献(0)
  • 二级参考文献(1)
1984(1)
  • 参考文献(0)
  • 二级参考文献(1)
1986(1)
  • 参考文献(0)
  • 二级参考文献(1)
1989(1)
  • 参考文献(1)
  • 二级参考文献(0)
1994(1)
  • 参考文献(0)
  • 二级参考文献(1)
1997(1)
  • 参考文献(0)
  • 二级参考文献(1)
1998(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(2)
  • 参考文献(0)
  • 二级参考文献(2)
2010(1)
  • 参考文献(0)
  • 二级参考文献(1)
2011(1)
  • 参考文献(0)
  • 二级参考文献(1)
2012(3)
  • 参考文献(0)
  • 二级参考文献(3)
2013(2)
  • 参考文献(0)
  • 二级参考文献(2)
2014(3)
  • 参考文献(0)
  • 二级参考文献(3)
2015(7)
  • 参考文献(0)
  • 二级参考文献(7)
2016(4)
  • 参考文献(1)
  • 二级参考文献(3)
2017(3)
  • 参考文献(3)
  • 二级参考文献(0)
2018(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2019(8)
  • 引证文献(8)
  • 二级引证文献(0)
研究主题发展历程
节点文献
卷积神经网络
FPGA
卷积模块
激活模块
下采样模块
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导