原文服务方: 微电子学与计算机       
摘要:
卷积神经网络是深度学习的一种重要模型,广泛应用于图像处理等领域.常用的神经网络模型因结构复杂,参数众多,不适于放在移动端运行.本文基于模块化和硬件复用的思想,给出了一种基于FPGA的手写数字字符识别网络的硬件实现,基于MobileNet的原理改进结构,在实现了算法硬件加速的同时,有效地降低了网络的参数数量和整体运算量.基于MNIST数据集的实验结果表明,对比传统结构的神经网络,改进结构的参数量减少了23.26%,计算量减少了31.32%,在保持速度不变的前提下,用更少的资源和更低的功耗实现了整个网络.
推荐文章
一种基于FPGA的卷积神经网络加速器设计与实现
卷积神经网络
现场可编程门阵列(FPGA)
ZynqNet
并行计算
加速
基于FPGA的卷积神经网络加速器设计与实现
卷积神经网络
现场可编程门阵列
加速器
有限资源
基于FPGA的卷积神经网络设计与实现
卷积神经网络
现场可编程门阵列
阵列处理器
并行性
语音识别中卷积神经网络的FPGA实现
语音识别
卷积神经网络
现场可编程门阵列
硬件加速
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种移动卷积神经网络的FPGA实现
来源期刊 微电子学与计算机 学科
关键词 FPGA 卷积神经网络 硬件加速 MobileNet 移动端
年,卷(期) 2019,(9) 所属期刊栏目
研究方向 页码范围 7-11
页数 5页 分类号 TP183
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 黄鲁 中国科学技术大学微电子学院 75 277 9.0 13.0
2 李炳辰 中国科学技术大学微电子学院 1 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (7)
共引文献  (365)
参考文献  (3)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1986(1)
  • 参考文献(0)
  • 二级参考文献(1)
1989(1)
  • 参考文献(0)
  • 二级参考文献(1)
1998(2)
  • 参考文献(1)
  • 二级参考文献(1)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(1)
  • 参考文献(0)
  • 二级参考文献(1)
2011(1)
  • 参考文献(0)
  • 二级参考文献(1)
2012(1)
  • 参考文献(0)
  • 二级参考文献(1)
2013(1)
  • 参考文献(1)
  • 二级参考文献(0)
2015(1)
  • 参考文献(1)
  • 二级参考文献(0)
2019(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
FPGA
卷积神经网络
硬件加速
MobileNet
移动端
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导