变维度FFT硬件加速器结构设计及FPGA实现

• 作者: 宋宇鲲 张多利 张玲佳
• 来源期刊: 微电子学与计算机
• 关键词: FFT硬件加速器 FFT处理器 地址调整模块 FPGA
• 年，卷（期）: 2017,（12）
• 页码范围: 34-39,44
• 页数: 7页
• 分类号: TN47
• 语种: 中文

摘要

本文设计了一种变维度FFT硬件加速器,其采用体-面-线的数据组织形式,提出了一种面划分[1]兼多路并行的架构,从面和线2个层次展开计算,以面为基本存储单位,以线为基本计算单位,提高了FFT运算的并行度,减少了处理器间的数据交互,并通过乒乓预读取的设计和无冲突的地址调整,提高了整机的运算访存比.本文设计的FFT加速器内含32个并行计算单元,支持IEEE-754标准下的32位单精度浮点数32点到64 K点一维FFT运算,32点到256点的二维/三维FFT运算,且具有较强的可扩展性,可根据需要实现m×n×p序列的FFT运算.该设计已在Xilinx Virtex6 FPGA芯片上进行原型验证,最高工作频率184.88 M Hz.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张多利	合肥工业大学电子科学与应用物理学院	58	251	8.0	13.0
2	宋宇鲲	合肥工业大学电子科学与应用物理学院	41	113	6.0	9.0
3	张玲佳	合肥工业大学电子科学与应用物理学院	1	3	1.0	1.0