原文服务方: 微电子学与计算机       
摘要:
设计实现了加速Microsoft GDI中AlphaBlend、BitBlt、MaskBlt、StretchBlt、TransparentBlt等函数的硬件结构;对函数实现中缩放算法的数据相关性进行研究,提出一种高效的缩放结构,与Marvell PXA300相比性能有明显提升.并且使用FPGA对本结构进行验证,结果与Microsoft GDI一致,在SMIC 0.13μm CMOS工艺标准单元库下使用Design Compiler进行综合,频率可达203 M Hz .
推荐文章
变维度FFT硬件加速器结构设计及FPGA实现
FFT硬件加速器
FFT处理器
地址调整模块
FPGA
一种KNN算法的可重构硬件加速器设计
K近邻算法
现场可编程门阵列
可重构硬件
并行计算
基于FPGA的卷积神经网络硬件加速器设计空间探索研究
卷积神经网络硬件加速器
设计空间探索
细粒度流水线
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 GDI函数硬件加速器设计与实现
来源期刊 微电子学与计算机 学科
关键词 2D图像 GDI 图像缩放 FPGA
年,卷(期) 2014,(5) 所属期刊栏目
研究方向 页码范围 44-48
页数 5页 分类号 TP393
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 蒋林 西安邮电大学研究生学院 85 264 8.0 10.0
2 张敏 西安邮电大学研究生学院 8 27 4.0 5.0
3 王汐 西安邮电大学研究生学院 2 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (10)
共引文献  (5)
参考文献  (5)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1999(2)
  • 参考文献(0)
  • 二级参考文献(2)
2001(3)
  • 参考文献(1)
  • 二级参考文献(2)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(2)
  • 参考文献(0)
  • 二级参考文献(2)
2007(2)
  • 参考文献(0)
  • 二级参考文献(2)
2008(1)
  • 参考文献(0)
  • 二级参考文献(1)
2009(3)
  • 参考文献(3)
  • 二级参考文献(0)
2011(1)
  • 参考文献(1)
  • 二级参考文献(0)
2014(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
2D图像
GDI
图像缩放
FPGA
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导