基于FPGA的RAID6硬件加速器的实现

• 作者: 施亮 董春
• 来源期刊: 微型电脑应用
• 学科: 工学
• 关键词: RAID6FPGA 伽罗瓦域 里德-所罗门编码
• 年，卷（期）: 2011,（1）
• 页码范围: 5-6,15
• 分类号: TP33
• 字数: 2731字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-757X.2011.01.002

摘要

设计了基于FPIGA的RAID6磁盘阵列的硬件加速器,将占用大量CPU周期的RAID6校验算法,用FPGA硬件实现并设计了软件与加速器的交互接口,将CPU从繁重的计算任务中解放出来,系统的处理速度和响应速度得到很大提升.