RISC-V处理器的低功耗模式设计

• 作者: 胡志杰
• 来源期刊: 数字技术与应用
• 学科: 工学
• 关键词: 时钟控制 低功耗 降频模式 睡眠模式 停机模式
• 年，卷（期）: 2019,（2）
• 所属期刊栏目: 设计开发
• 页码范围: 179-180
• 页数: 2页
• 分类号: TP216
• 字数: 1151字
• 语种: 中文
• DOI: 10.19695/j.cnki.cn12-1369.2019.02.97

摘要

本设计提出了一种基于RISC-V指令集架构的SOC低功耗模式设计.该设计适用于小型、移动的处理器芯片,以及对低功耗模式需求越来越高的人工智能应用芯片.本设计分为低频模式、睡眠模式、停机模式.本设计通过VCS+VERDI联调仿真,观察整体设计的波形,通过VIVADO软件对不同工作模式下的电路综合分析.经过计算,处理器在三种不同工作模式下的功耗分别降低了正常模式下的4％、8％、63％.在FPGA板的功耗测试中,睡眠模式下FPGA板整体功耗降低了正常模式下的19％功耗.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	胡志杰	福州大学物理与信息工程学院	1	0	0.0	0.0