基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
时序逻辑电路的输出是与时序(时钟)是有关联的,前面介绍的触发器就是一种最简单的时序逻辑电路.
推荐文章
时序逻辑电路设计时的状态化简
状态等效
等效类
隐含表
一种基于时序逻辑电路的延时开关设计
时序逻辑电路
延时开关
状态机化简
D触发器
基于可编程计数器的时序逻辑电路设计
可编程计数器
二进制时序
非二进制时序
逻辑设计
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 手把手教你学CPLD、FPGA设计(十四)-时序逻辑电路的设计实验
来源期刊 电子世界 学科 工学
关键词 时序逻辑电路 FPGA设计 CPLD 设计实验 把手 触发器
年,卷(期) 2010,(2) 所属期刊栏目
研究方向 页码范围 35-40
页数 6页 分类号 TN791|TN402
字数 语种 中文
DOI
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2010(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
时序逻辑电路
FPGA设计
CPLD
设计实验
把手
触发器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子世界
半月刊
1003-0522
11-2086/TN
大16开
北京市
2-892
1979
chi
出版文献量(篇)
36164
总下载数(次)
96
总被引数(次)
46655
论文1v1指导