基于CPLD/FPGA的VHDL语言电路优化设计

• 作者: 杜志传 郑建立
• 来源期刊: 现代电子技术
• 关键词: VHDL CPLD/FPGA 电路设计 优化
• 年，卷（期）: 2010,（3）
• 所属期刊栏目: 电子技术
• 页码范围: 191-193
• 页数: 3页
• 分类号: TP930
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2010.03.060

摘要

VHDL电路的优化目标是充分利用CPLD/FPGA芯片的内部资源,使设计文件能适配到一定规模的CPLD/FPGA芯片中,并提高系统的工作速度和降低系统成本.分析VHDL语言的特点,并从设计思想、语句运用和描述方法等方面对电路进行优化,提出了利用串行化设计思想和外扩E2PROM的方法对VHDL电路进行优化,通过对比实验,验证了这两种方法能有效减少程序占用的宏单元(Macro Cell).

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郑建立	上海理工大学医疗器械与食品学院	45	167	8.0	10.0
2	杜志传	上海理工大学医疗器械与食品学院	2	15	1.0	2.0