CPLD应用中VHDL的优化设计

• 作者: 李兆展 李若仲 杨晓蓉
• 来源期刊: 空军工程大学学报(自然科学版)
• 学科: 工学
• 关键词: CPLD 硬件资源 优化设计 描述 性能价格比
• 年，卷（期）: 2003,（2）
• 页码范围: 74-77
• 页数: 4页
• 分类号: TP332
• 字数: 2726字
• 语种: 中文
• DOI: 10.3969/j.issn.1009-3516.2003.02.020

摘要

VHDL语言的优化设计旨在充分利用CPLD所提供的硬件资源,使项目设计能适配到一定规模的CPLD芯片中,并提高系统的工作速度、降低系统功耗.优化的主要目标是减少适配所需要的宏单元数,对Lattice公司的芯片尤其是GLB的数目.实践证明,改变模块结构和描述方法、尽量使模块资源共享、对时序电路工作方式的变通性设计、触发器类型的选择等都是行之有效的优化方法,可在很大程度上改善项目的适配结果和系统的性能价格比,在CPLD的开发应用中具有很大的应用价值.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李若仲	空军工程大学导弹学院	9	25	3.0	4.0
2	杨晓蓉	空军工程大学导弹学院	6	21	2.0	4.0
3	李兆展	空军工程大学导弹学院	6	19	3.0	4.0