用VHDL和CPLD的电路简化方法的研究

• 作者: 张记龙 高志文
• 来源期刊: 华北工学院测试技术学报
• 学科: 工学
• 关键词: VHDL CPLD 电路设计
• 年，卷（期）: 2001,（4）
• 页码范围: 267-270
• 页数: 4页
• 分类号: TN492
• 字数: 2757字
• 语种: 中文
• DOI: 10.3969/j.issn.1671-7449.2001.04.013

摘要

目的使用 VHDL 降低目标电路的资源占用率和优化电路结构. 方法分析用 VHDL 和 CPLD 设计中容易引起电路复杂化的原因, 并提出了相应的解决方法. 结果与结论得到简化电路的一些有效的技巧与方法.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张记龙	华北工学院电子信息工程系	19	179	5.0	13.0
2	高志文	华北工学院电子信息工程系	4	17	2.0	4.0