基于FPGA的通用FFT处理器的设计

• 作者: 张裕 方康玲
• 来源期刊: 计算机技术与发展
• 学科: 工学
• 关键词: FPGA FFT 基2 时域抽取 块浮点
• 年，卷（期）: 2010,（8）
• 页码范围: 87-90,95
• 分类号: TN402
• 字数: 3521字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-629X.2010.08.023

摘要

介绍了一种通用的可以在低端或是高端的FPGA上实现N(N=2M,M=2,3,4...)点FFT变换的方法.设计采用基4布斯编码算法和华莱士树算法设计完成了16X16位有符号数并行乘法器,并采用此并行乘法器为核心设计了FFT算法中的基-2蝶形运算单元,设计了串并转化模块、并串转换模块、移位选择模块、溢出检测模块和地址与控制模块等其它模块,并以这些模块和FPGA内部的双口RAM和ROM为基础组成了基-2FFT算法模块.整个模块采用基-2时域抽取,顺序输入,逆序输出的方法;利用Modelsim完成了FFT模块的前后仿真;利用Matlab编写了用于比较仿真结果和Matlab中FFT函数产生的结果的程序,从而验证了仿真结果的正确性.该模块最后能够在Cyclone EP1C6Q240C8型FPGA上稳定运行在60MHz.整个FFT模块能够在183μs左右完成1024点的16位定点复数FFT运算,能够满足一般工程的要求.该方法也可以用于实现更低点数或是更高点数的FFT运算.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	方康玲	武汉科技大学信息科学与工程学院	148	1157	17.0	26.0
2	张裕	武汉科技大学信息科学与工程学院	4	71	3.0	4.0