一种通用并行CRC计算原理及其实现

• 作者: 余金培 刘会杰 许培培 贾铂奇 龚文斌
• 来源期刊: 科技与创新
• 关键词: 并行CRC 检错 多项式除法 FPGA
• 年，卷（期）: 2010,（27）
• 页码范围: 110-111,167
• 分类号: TP301
• 语种: 中文
• DOI: 10.3969/j.issn.2095-6835.2010.27.044

摘要

基于多项式除法提出一种单字节高速并行CRC算法,利用此单字节CRC校验码和任意多字节CRC校验码之间的逻辑关系,用单牢节高速并行CRC算法可以实现任意字节长度数据的CRC校验码计算.基于FPGA器件以CRC-16编码为例,布线后仿真结果表明该算法在并行度为8-bit和16-hit时数据吞吐率分别可以达到1159.4 Mbps和2253.5Mbps,与已有的查表法和其他并行CRC算法相比,该算法具有速度高、节省逻辑资源的特点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘会杰	中国科学院上海微系统与信息技术研究所	34	200	7.0	12.0
2	龚文斌	中国科学院上海微系统与信息技术研究所	18	127	6.0	11.0
3	余金培	中国科学院上海微系统与信息技术研究所	27	200	7.0	13.0
4	贾铂奇	中国科学院上海微系统与信息技术研究所	1	14	1.0	1.0