基于Verilog的CRC并行实现

• 来源期刊: 科技与创新
• 关键词: 循环冗余校验 硬件描述语言 现场可编程门阵列
• 年，卷（期）: 2009,（30）
• 所属期刊栏目: 网络与通信
• 页码范围: 112-113
• 页数: 2页
• 分类号: TP311.52
• 语种: 中文
• DOI: 10.3969/j.issn.2095-6835.2009.30.044

摘要

在数据通信中为了降低通信线路传输的误码率,需要采用高效能的差错控制方法.循环冗余校验(CRC)由于其误码检测能力强,抗干扰性能优异,在通信和测控等领域有广泛的应用.通过对CRC校验码原理的分析,研究了一种并行CRC算法并采用硬件描述语言Verilog HDL来实现.