作者:
原文服务方: 现代电子技术       
摘要:
简要分析了CRC算法的基本原理.在传统串行CRC的实现基础上,介绍了一种快速的CRC并行算法,导出了32位并行CRC码的逻辑关系,推导过程简单.与查表法比较,此并行算法不需要存储大量的余数表,可以减少延迟.同时,这种并行处理方法也适合于其他位宽并行CRC码.最后,利用ISE开发平台和Verilog HDL硬件描述语言进行设计,实现了基于此并行算法的32位并行CRC-32码的编码器,并给出了仿真和综合结果.设计出来的CRC编码器,已经成功应用于以太网的接入系统中.
推荐文章
一种通用并行CRC计算原理及其实现
并行CRC
检错
多项式除法
FPGA
一种并行CRC校验算法的IP设计与实现
编译码
CRC
并行
生成多项式
IP设计
10G以太网接口并行CRC校验的一种简化算法
10G以太网
并行
CRC
串行
CRC Magic Number
基于Verilog的CRC并行实现
循环冗余校验
硬件描述语言
现场可编程门阵列
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种并行CRC算法的实现方法
来源期刊 现代电子技术 学科
关键词 CRC LFSR 并行实现 FPGA
年,卷(期) 2005,(22) 所属期刊栏目 计算机应用
研究方向 页码范围 21-23,26
页数 4页 分类号 TN914.3
字数 语种 中文
DOI 10.3969/j.issn.1004-373X.2005.22.012
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 陈玉泉 1 37 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (5)
共引文献  (59)
参考文献  (4)
节点文献
引证文献  (37)
同被引文献  (29)
二级引证文献  (17)
1983(1)
  • 参考文献(0)
  • 二级参考文献(1)
1988(1)
  • 参考文献(0)
  • 二级参考文献(1)
1990(1)
  • 参考文献(0)
  • 二级参考文献(1)
1992(1)
  • 参考文献(0)
  • 二级参考文献(1)
1999(1)
  • 参考文献(1)
  • 二级参考文献(0)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(2)
  • 参考文献(2)
  • 二级参考文献(0)
2004(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2007(1)
  • 引证文献(1)
  • 二级引证文献(0)
2008(4)
  • 引证文献(4)
  • 二级引证文献(0)
2009(4)
  • 引证文献(4)
  • 二级引证文献(0)
2010(5)
  • 引证文献(4)
  • 二级引证文献(1)
2011(5)
  • 引证文献(5)
  • 二级引证文献(0)
2012(4)
  • 引证文献(2)
  • 二级引证文献(2)
2013(7)
  • 引证文献(5)
  • 二级引证文献(2)
2014(6)
  • 引证文献(3)
  • 二级引证文献(3)
2015(4)
  • 引证文献(2)
  • 二级引证文献(2)
2016(5)
  • 引证文献(4)
  • 二级引证文献(1)
2017(2)
  • 引证文献(1)
  • 二级引证文献(1)
2018(2)
  • 引证文献(2)
  • 二级引证文献(0)
2019(2)
  • 引证文献(0)
  • 二级引证文献(2)
2020(3)
  • 引证文献(0)
  • 二级引证文献(3)
研究主题发展历程
节点文献
CRC
LFSR
并行实现
FPGA
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
现代电子技术
半月刊
1004-373X
61-1224/TN
大16开
1977-01-01
chi
出版文献量(篇)
23937
总下载数(次)
0
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导