一种可重构的通用总线接口验证平台的研究及实现

• 作者: 刘芳 王新安 谢峥 连志斌
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: UART SystemVerilog 带约束的随机方法 功能覆盖率 VMM
• 年，卷（期）: 2011,（3）
• 所属期刊栏目: 电子电路设设分析及应用
• 页码范围: 350-354
• 分类号: TP216
• 字数: 3509字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2011.03.027

摘要

以UART总线接口为例介绍一种高性能验证平台.该验证平台基于SystemVerilog语言,以功能覆盖率为导向,通过带约束的随机方法产生测试激励,并具有自动检查运行结果及可重用性等特点.实践表明,与传统的验证平台相比,该平台在验证效率及功能覆盖率方面均有明显的优越性;与基于VMM搭建的验证平台相比,该平台也表现出了一定的灵活性、易操作性的特点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘芳	北京大学深圳研究生院集成微系统科学工程与应用重点实验室	195	1307	19.0	26.0
2	王新安	北京大学深圳研究生院集成微系统科学工程与应用重点实验室	59	187	6.0	11.0
3	谢峥	北京大学深圳研究生院集成微系统科学工程与应用重点实验室	9	83	4.0	9.0
4	连志斌	北京大学深圳研究生院集成微系统科学工程与应用重点实验室	1	5	1.0	1.0